Librerie scritte in Verilog

xfcp

Piattaforma di controllo FPGA estensibile.
  • 44
  • MIT

zbasic

Un sistema ZipCPU essenziale, di base, progettato sia per i test che per la rapida integrazione in nuovi sistemi.
  • 38

interpolation

Tecniche di interpolazione digitale applicate all'elaborazione del segnale digitale.
  • 37

Verilog_Calculator_Matrix_Multiplication

Questo è un semplice progetto che mostra come moltiplicare due matrici 3x3 in Verilog..
  • 37
  • Mozilla Public License 2.0

NTHU-ICLAB

清華大學 | 積體電路設計實驗 (IC LAB) | 110上.
  • 34

MiSTery

Core Atari ST/STe per FPGA.
  • 30

demo-projects

Progetti demo per varie schede Kintex FPGA (di openXC7).
  • 30
  • BSD 3-clause "New" or "Revised"

Arcade-TMNT_MiSTer

Teenage Mutant Ninja Turtles di Konami per la piattaforma MiSTer FPGA.
  • 29
  • GNU General Public License v3.0 only

MiSTerFPGA_YC_Encoder

Tutto il lavoro relativo all'encoder YC / NTSC e PAL per MiSTerFPGA.
  • 29
  • MIT

fftdemo

Una dimostrazione che mostra come diversi componenti possono essere composti per costruire uno spettrogramma simulato.
  • 28

neorv32-verilog

♻️ Converti il ​​processore NEORV32 in un modulo netlist Verilog semplice sintetizzabile utilizzando GHDL..
  • 28
  • BSD 3-clause "New" or "Revised"

a2o

Il core A2O era un seguito di A2I, scritto in Verilog e supportava un numero di thread inferiore rispetto ad A2I, ma prestazioni più elevate per thread, utilizzando l'esecuzione fuori ordine (ridenominazione dei registri, stazioni di prenotazione, buffer di completamento) e un negozio coda. Ora è in fase di aggiornamento per conformità e integrazione in progetti aperti. (di OpenPOWERFoundation).
  • 27
  • GNU General Public License v3.0

FPGA_RealTime_and_Static_Sobel_Edge_Detection

Implementazione pipeline di Sobel Edge Detection sulla telecamera OV7670 e sulle immagini fisse.
  • 27
  • MIT

dbgbus

Una raccolta di bus di debug sviluppati e presentati su zipcpu.com.
  • 27

jt89

sn76489un core Verilog compatibile, con particolare attenzione all'implementazione FPGA e alla compatibilità Megadrive/Master System.
  • 26
  • GNU General Public License v3.0 only

gateware

Sottomoduli IP, formattati per una più facile integrazione CI.
  • 24
  • GNU General Public License v3.0

boxlambda

Microcomputer sandbox basato su FPGA per sperimentazione software e RTL.
  • 24
  • MIT

psram-tang-nano-9k

Un controller PSRAM/HyperRAM open source per Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA.
  • 24
  • Apache License 2.0

CPLD-Guide

Guida al dispositivo logico programmabile complesso (CPLD).
  • 21

FPGA_OV7670_Camera_Interface

Streaming in tempo reale della telecamera OV7670 tramite VGA con risoluzione 640x480 a 30 fps.
  • 21
  • MIT

Rosebud

Framework per sviluppo Middlebox accelerato da FPGA.
  • 20
  • MIT

color3

Informazioni sulla scheda FPGA HDMI eeColor Color3.
  • 19
  • MIT

RISC-V

Progettazione dell'implementazione del core RV32I in Verilog HDL con estensione Zicsr.
  • 19
  • MIT

ice40_power

Analisi di potenza dei dispositivi ICE40UP5K-SG48.
  • 18
  • MIT

arrowzip

Una dimostrazione basata su ZipCPU della scheda FPGA MAX1000.
  • 17

icozip

Una porta dimostrativa ZipCPU per icoboard.
  • 16

caravel_fulgor_opamp

Test Chip OpAmp per uso generico utilizzando Skywater SKY130 PDK.
  • 15
  • Apache License 2.0

FusionConverter

File di progettazione per il convertitore open-hardware NeoGeo da MVS ad AES.
  • 15
  • GNU General Public License v3.0 only

dyract

Repository open source DyRACT.
  • 14

cia-verilog

Implementazione di 8250 Complex Interface Adapter (CIA) in Verilog.
  • 14