Librerie scritte in Verilog

ice-chips-verilog

IceChips è una libreria di tutti i comuni dispositivi logici discreti in Verilog.
  • 105
  • GNU General Public License v3.0 only

Haasoscope

Documenti, design, firmware e software per Haasoscope.
  • 104
  • MIT

cpus-caddr

La macchina lisp MIT CADR basata su FPGA - riscritta nel moderno verilog - si avvia e funziona.
  • 99

riscv-ocelot

Ocelot: la macchina fuori servizio di Berkeley con supporto V-EXT.
  • 98
  • BSD 3-clause "New" or "Revised"

colorlight-led-cube

Cubo LED 64x64 basato sulla scheda driver LED Colorlight 5a-75B..
  • 89
  • GNU General Public License v3.0 only

Gameboy_MiSTer

  • 89

sdspi

Controller SD-Card, utilizzando un'interfaccia SPI che è (facoltativamente) condivisa.
  • 88

OpenSERDES

Architettura sintetizzabile digitalmente per SerDes utilizzando la tecnologia Skywater Open PDK 130 nm.
  • 87
  • GNU General Public License v3.0 only

riscv

Implementazione Verilog di un core RISC-V (di ataradov).
  • 82
  • BSD 3-clause "New" or "Revised"

rt

Un ray-tracer hardware completo in tempo reale (di tomverbeure).
  • 76

freepdk-45nm

ASIC Design Kit per FreePDK45 + Nangate per l'utilizzo con mflowgen.
  • 76

dpll

Una raccolta di progetti correlati a Phase Locked Loop (PLL).
  • 76

xenowing

"Cosa viene dopo? Super Mario 128? In realtà, è quello che voglio fare.".
  • 75
  • Apache License 2.0

basic-ecp5-pcb

Progetto di riferimento per Lattice ECP5 FPGA. Dotato di interfaccia Raspberry Pi e 6 PMOD.
  • 73
  • Creative Commons Zero v1.0 Universal

wbscope

Un oscilloscopio controllato a quadrilatero per FPGA.
  • 65

panologic

Informazioni sul reverse engineering di PanoLogic Zero Client G1.
  • 64

Hazard3

Processore RV32IMACZb* a 3 stadi con debug.
  • 60
  • Apache License 2.0

verilog-65C02-microcode

  • 58

MegaCD_MiSTer

Mega CD per MiSTer.
  • 57
  • GNU General Public License v3.0 only

airisc_core_complex

Nucleo del processore Fraunhofer IMS. RISC-V ISA (RV32IM) con periferiche aggiuntive per applicazioni AI integrate e sensori intelligenti..
  • 57
  • GNU General Public License v3.0

qspiflash

Un set di controller flash SPI controllati da Wishbone.
  • 56

wokwi-verilog-gds-test

  • 55
  • Apache License 2.0

Bluster

  • 55
  • GNU General Public License v3.0

opencpi

Infrastruttura di portabilità dei componenti aperta.
  • 54
  • GNU General Public License v3.0

riscv-formal

Framework di verifica formale RISC-V (di YosysHQ).
  • 54
  • ISC

spam-1

Implementazione hardware CPU Home Brew a 8 bit che include una simulazione Verilog, un assemblatore, un compilatore "C" e questo repository contiene anche la mia ricerca e il mio apprendimento. Vedi anche il progetto Hackaday. IO. https://hackaday.io/project/166922-spam-1-8-bit-cpu.
  • 51
  • Mozilla Public License 2.0

FPGA_Book_Experiments

I miei progetti completati dal libro "FPGA Prototyping by Verilog Examples" di Pong P. Chu.
  • 48
  • MIT

Examples

  • 45
  • MIT

clockport_pi_interface

Porta dell'orologio Amiga all'interfaccia Raspberry Pi.
  • 45
  • GNU General Public License v3.0 only

zerosoc

Demo SoC per SiliconCompiler..
  • 44