Librerie scritte in VHDL
upduino-projects
Vari progetti VHDL su cui ho lavorato per Upduino v2.0 e v3.0.
- 6
- GNU General Public License v3.0 only
hVHDL_fpga_interconnect
bus di interconnessione scritto in VHDL per l'accesso ai dati nei moduli FPGA.
- 5
- MIT
hVHDL_gigabit_ethernet
Libreria VHDL per minimal gigabit ethernet sintetizzabile con interfaccia RGMII, minimal ethernet, parser header ip e udp..
- 4
- MIT
minitel2.0
Costruire una moderna unità di calcolo da un vecchio minitel per applicazioni domotiche.
- 4
- GNU General Public License v3.0 only
Xilinx-DPUV3.0-Vivado-Proj
Integrazione di Deep Learning Processing Unit (DPU IP) con Application Processing Unit (APU) utilizzando (Zynq-7000 PS) in Xilinx Vivado Design Suite.
- 2
VHDL_real_time_simulation
Progetto semplice per un post sul blog con modelli sintetizzabili di convertitori buck.
- 0
- MIT
MaquinaDeVendas
Projeto apresentado para obtenção de nota parcial na disciplina de Circuítos Digitais, da Universidade Tecnológica Federal do Paraná, campus Apucarana..
- 0