Librerie scritte in VHDL

spi-fpga

Master SPI e slave SPI per FPGA scritti in VHDL.
  • 132
  • MIT

ethernet_mac

  • 126
  • GNU General Public License v3.0

w11

Core CPU e SoC PDP-11/70.
  • 111
  • GNU General Public License v3.0 only

Rudi-RV32I

Una CPU RISCV rudimentale che supporta le istruzioni RV32I, in VHDL.
  • 98
  • MIT

sdram-fpga

Un core FPGA per un semplice controller SDRAM...
  • 96
  • MIT

deniser

  • 82

dvb_fpga

Implementazione RTL di componenti per DVB-S2.
  • 79
  • GNU General Public License v3.0

fpga_puf

:key: modulo hardware PUF (Physical Unclonable Function) indipendente dalla tecnologia per qualsiasi FPGA..
  • 79
  • BSD 3-clause "New" or "Revised"

PipelineC-Graphics

Dimostrazioni grafiche.
  • 77

AXI4

Componenti di verifica AXI4 Full, Lite e AxiStream. Master dell'interfaccia AXI4, risponditore e componenti di verifica della memoria. Componenti di verifica del trasmettitore e del ricevitore AxiStream.
  • 77
  • GNU General Public License v3.0

neoTRNG

🎲 Un generatore di numeri casuali minuscolo e indipendente dalla piattaforma per qualsiasi FPGA..
  • 75
  • BSD 3-clause "New" or "Revised"

fpga-fft

Un core FFT di streaming altamente ottimizzato basato sull'algoritmo FFT di grandi dimensioni in 4 fasi di Bailey.
  • 71
  • GNU General Public License v3.0

uart-for-fpga

Semplice controller UART per FPGA scritto in VHDL.
  • 69
  • MIT

CoPro6502

Implementazioni FPGA dei processori BBC Micro Co (65C02, Z80, 6809, 68000, x86, ARM2, PDP-11, 32016).
  • 68
  • GNU General Public License v3.0 only

R3DUX

  • 58
  • GNU General Public License v3.0 only

mc1

Un computer (FPGA SoC) basato sulla CPU MRISC32-A1.
  • 48
  • zlib

NN_RGB_FPGA

Progettazione FPGA di una rete neurale per il rilevamento del colore.
  • 44
  • MIT

catapult-v3-smartnic-re

Documentazione delle schede FPGA Catapult v3 SmartNIC (Dragontails Peak & Longs Peak).
  • 40

neoapple2

Port of Apple2fpga di Stephen A. Edwards su PYNQ-Z1 (Xilinx Zynq FPGA), per emulare un Apple II+..
  • 40

Apple-II_MiSTer

Apple II+ per MiSTer.
  • 40

neorv32-setups

📁 Progetti NEORV32 e configurazioni esemplari per vari FPGA, schede e toolchain (open-source)..
  • 37
  • BSD 3-clause "New" or "Revised"

fpu

Libreria in virgola mobile IEEE 754 in system-verilog e vhdl (di taneroksuz).
  • 34
  • Apache License 2.0

vhdl-tutorial

  • 34
  • GNU General Public License v3.0 only

ZPUFlex

Una variante altamente configurabile e compatta del core del processore ZPU.
  • 32

bonfire-cpu

Implementazione RISC-V (RV32IM) ottimizzata per FPGA.
  • 31
  • GNU General Public License v3.0

C128_MiSTer

[Spostato in: https://github.com/MiSTer-devel/C128_MiSTer] (di eriks5).
  • 30

a2i

Il core A2I è stato utilizzato come processore generico per BlueGene/Q, il successore dei supercomputer BlueGene/L e BlueGene/P (di OpenPOWERFoundation).
  • 25
  • GNU General Public License v3.0

FPGA-Vision

Ulteriori informazioni sull'elaborazione delle immagini con un FPGA. Le lezioni video spiegano l'algoritmo e l'implementazione del rilevamento della corsia per la guida automobilistica. L'hardware reale è disponibile come laboratorio remoto..
  • 25
  • GNU General Public License v3.0

fpga_torture

🔥 Stress-test FPGA indipendente dalla tecnologia: massimo utilizzo della logica ed elevato consumo energetico dinamico..
  • 25
  • BSD 3-clause "New" or "Revised"

Compliance-Tests

Test per valutare il supporto delle funzionalità VHDL 2008 e VHDL 2019.
  • 24
  • Apache License 2.0