Librerie scritte in Verilog

picorv32

PicoRV32 - Una CPU RISC-V ottimizzata per le dimensioni.
  • 2.5k
  • ISC

darkriscv

Il core della CPU RISC-V di opensouce è stato implementato in Verilog da zero in una notte!.
  • 1.7k
  • BSD 3-clause "New" or "Revised"

verilog-ethernet

Componenti Verilog Ethernet per l'implementazione FPGA.
  • 1.6k
  • MIT

corundum

NIC e piattaforma open source basati su FPGA per l'elaborazione in rete.
  • 1.2k
  • GNU General Public License v3.0

hdl

Librerie e progetti HDL.
  • 1.2k
  • GNU General Public License v3.0

zipcpu

Un soft core della CPU RISC piccolo e leggero.
  • 1.1k

serv

SERV - La CPU RISC-V seriale.
  • 1.1k
  • ISC

verilog-axi

Componenti Verilog AXI per l'implementazione FPGA.
  • 992
  • MIT

oh

Libreria Verilog per progettisti ASIC e FPGA (di aolofsson).
  • 971
  • MIT

OpenROAD

L'applicazione unificata di OpenROAD che implementa un flusso da RTL a GDS. Documentazione su https://openroad.readthedocs.io/en/latest/.
  • 910
  • BSD 3-clause "New" or "Revised"

openc910

OpenXuantie - OpenC910 Core.
  • 844
  • Apache License 2.0

uhd

L'archivio dei driver hardware USRP™.
  • 821
  • GNU General Public License v3.0

riscv

RISC-V CPU Core (RV32IM) (di ultraembedded).
  • 813
  • BSD 3-clause "New" or "Revised"

vortex

  • 802
  • BSD 3-clause "New" or "Revised"

verilog-pcie

Componenti Verilog PCI express.
  • 713
  • MIT

open-fpga-verilog-tutorial

Scopri come progettare sistemi digitali e sintetizzarli in un FPGA utilizzando solo strumenti opensource.
  • 679
  • GNU General Public License v3.0 only

apio

:seedling: ecosistema open source per schede FPGA aperte.
  • 650
  • GNU General Public License v3.0 only

OpenFPGA

Un generatore IP FPGA open source (di lnis-uofu).
  • 607
  • MIT

biriscv

CPU RISC-V superscalare a 32 bit.
  • 598
  • Apache License 2.0

microwatt

Un minuscolo softcore Open POWER ISA scritto in VHDL 2008.
  • 564
  • GNU General Public License v3.0

USB_C_Industrial_Camera_FPGA_USB3

File di origine e documentazione per il progetto USB C Industrial Camera, questo repository contiene schede PCB, FPGA, fotocamera e USB insieme al firmware FPGA e alla sorgente del firmware del controller USB.
  • 553

riscv_vhdl

Implementazione System-on-Chip portatile RISC-V: RTL, debugger e simulatori.
  • 519
  • Apache License 2.0

riscv-formal

Quadro di verifica formale RISC-V.
  • 489
  • ISC

OpenTimer

Uno strumento di analisi dei tempi ad alte prestazioni per i sistemi VLSI.
  • 437
  • GNU General Public License v3.0

vroom

Sala VR! CPU RISC-V (di MoonbaseOtago).
  • 403
  • GNU General Public License v3.0 only

CFU-Playground

Vuoi un processore ML più veloce? Fallo da solo! -- Un framework per giocare con codici operativi personalizzati per accelerare TensorFlow Lite per microcontrollori (TFLM)...... Tutorial online: https://google.github.io/CFU-Playground/ Per i documenti di riferimento, vedere il link sottostante..
  • 393
  • Apache License 2.0

litepcie

Ingombro ridotto e core PCIe configurabile.
  • 385
  • GNU General Public License v3.0

basejump_stl

BaseJump STL: una libreria di modelli standard per SystemVerilog.
  • 369
  • GNU General Public License v3.0

wb2axip

Ponti di autobus e altre cianfrusaglie.
  • 368

convolution_network_on_FPGA

Accelerazione CNN su virtex-7 FPGA con verilog HDL.
  • 345