Librerie scritte in Verilog
darkriscv
Il core della CPU RISC-V di opensouce è stato implementato in Verilog da zero in una notte!.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
NIC e piattaforma open source basati su FPGA per l'elaborazione in rete.
- 1.2k
- GNU General Public License v3.0
OpenROAD
L'applicazione unificata di OpenROAD che implementa un flusso da RTL a GDS. Documentazione su https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Scopri come progettare sistemi digitali e sintetizzarli in un FPGA utilizzando solo strumenti opensource.
- 679
- GNU General Public License v3.0 only
apio
:seedling: ecosistema open source per schede FPGA aperte.
- 650
- GNU General Public License v3.0 only
microwatt
Un minuscolo softcore Open POWER ISA scritto in VHDL 2008.
- 564
- GNU General Public License v3.0
USB_C_Industrial_Camera_FPGA_USB3
File di origine e documentazione per il progetto USB C Industrial Camera, questo repository contiene schede PCB, FPGA, fotocamera e USB insieme al firmware FPGA e alla sorgente del firmware del controller USB.
- 553
riscv_vhdl
Implementazione System-on-Chip portatile RISC-V: RTL, debugger e simulatori.
- 519
- Apache License 2.0
OpenTimer
Uno strumento di analisi dei tempi ad alte prestazioni per i sistemi VLSI.
- 437
- GNU General Public License v3.0
CFU-Playground
Vuoi un processore ML più veloce? Fallo da solo! -- Un framework per giocare con codici operativi personalizzati per accelerare TensorFlow Lite per microcontrollori (TFLM)...... Tutorial online: https://google.github.io/CFU-Playground/ Per i documenti di riferimento, vedere il link sottostante..
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: una libreria di modelli standard per SystemVerilog.
- 369
- GNU General Public License v3.0