Librerie scritte in SystemVerilog

opentitan

OpenTitan: root of trust in silicio open source.
  • 1.9k
  • Apache License 2.0

cva6

CORE-V CVA6 è una CPU RISC-V a 6 stadi di classe Application in grado di avviare Linux.
  • 1.8k
  • GNU General Public License v3.0

ibex

Ibex è un piccolo core della CPU RISC-V a 32 bit, precedentemente noto come zero-riscy..
  • 1.0k
  • Apache License 2.0

MinecraftHDL

Un flusso di sintesi Verilog per i circuiti in pietra rossa di Minecraft.
  • 987

hdmi

Invia video/audio tramite HDMI su un FPGA.
  • 886
  • GNU General Public License v3.0

rsd

RSD: processore superscalare fuori servizio RISC-V.
  • 802
  • Apache License 2.0

swerv_eh1

Una directory dei core RISC-V SweRV di Western Digital.
  • 784
  • Apache License 2.0

cv32e40p

CV32E40P è una CPU RISC-V RV32IMFCXpulp a 4 stadi in ordine basata su RI5CY della piattaforma PULP.
  • 739
  • GNU General Public License v3.0

axi

Moduli IP sintetizzabili AXI SystemVerilog e infrastruttura di verifica per comunicazioni on-chip ad alte prestazioni.
  • 737
  • GNU General Public License v3.0

Cores-VeeR-EH1

Nucleo VeeR EH1.
  • 704
  • Apache License 2.0

scr1

SCR1 è un core MCU RISC-V open source di alta qualità in Verilog.
  • 672
  • GNU General Public License v3.0

lowrisc-chip

Il repository principale per il progetto lowRISC e le demo FPGA..
  • 554
  • GNU General Public License v3.0

pcileech-fpga

Moduli FPGA utilizzati insieme al software di attacco PCILeech Direct Memory Access (DMA).
  • 426

projf-explore

Project F dà vita agli FPGA con entusiasmanti progetti open source su cui puoi costruire...
  • 423
  • MIT

black-parrot

  • 423
  • BSD 3-clause "New" or "Revised"

VeriGPU

GPU OpenSource, in Verilog, vagamente basata su RISC-V ISA.
  • 389
  • MIT

pulpissimo

Questo è il progetto di primo livello per la piattaforma PULPissimo. Crea un'istanza di un sistema open source PULPissimo con un dominio SoC PULP, ma senza cluster.
  • 305
  • GNU General Public License v3.0

cvfpu

Unità parametrica a virgola mobile con supporto per formati e operazioni RISC-V standard, nonché formati transprecision.
  • 288
  • Apache License 2.0

snitch

Sistema RISC-V snello ma cattivo! (mediante pulp-platform).
  • 203
  • Apache License 2.0

Cores-VeeR-EL2

Nucleo VeeR EL2.
  • 182
  • Apache License 2.0

Coyote

Framework che fornisce astrazioni del sistema operativo e una gamma di reti condivise (RDMA, TCP/IP) e servizi di memoria a piattaforme eterogenee moderne comuni. (di fpgasystems).
  • 124
  • MIT

eurorack-pmod

Hardware e gateware per iniziare la sintesi audio basata su FPGA con strumenti open source.
  • 113
  • GNU General Public License v3.0

riscv-simple-sv

Un semplice nucleo RISC V per l'insegnamento.
  • 110
  • BSD 3-clause "New" or "Revised"

ravenoc

RaveNoC è un HDL NoC (Network-On-Chip) configurabile adatto per MPSoC e diverse applicazioni MP.
  • 95
  • MIT

wav-lpddr-hw

Hardware di interfaccia fisica (PHY) DDR ondulato (WDDR).
  • 79
  • Apache License 2.0

fpga-tamagotchi

Tamagotchi P1 per Analogue Pocket e MiSTer.
  • 73
  • MIT

analogue-pocket-utils

Raccolta di IP e informazioni su come sviluppare per openFPGA e Analogue Pocket.
  • 71
  • MIT

BrianHG-DDR3-Controller

Controller DDR3 v1.60, 16 porte di lettura/scrittura, larghezze configurabili, priorità, dimensione del burst automatico e cache su ciascuna porta. Controller video multifinestra VGA/HDMI con layer alpha-blended. Documenti e TB inclusi..
  • 50

davos

Sistema operativo acceleratore distribuito.
  • 49

S32X_MiSTer

Implementazione Sega 32X per MiSTer.
  • 44